- Corso di Studi in Ingegneria Elettronica

Corso di
AFFIDABILITÀ DI COMPONENTI E SISTEMI VLSI

Scheda

Codice	8037526
Denominazione inglese	VLSI COMPONENTS AND SYSTEM RELIABILITY
Lingua	Italiano
CFU	6
SSD	ING-INF/01
Fruito da	AFFIDABILITÀ DI SISTEMI DIGITALI (9 CFU)

Docente

Prof. Marco Ottavi

Programma

Introduzione al collaudo di circuiti e sistemi elettronici digitali.

Definizioni e motivazioni. Collocazione all'interno del processo di realizzazione di chip VLSI. Resa del processo e costo di produzione di un circuito integrato. Principali meccanismi di guasto. Copertura di guasti ed efficienza del collaudo. Modelli di guasto. Guasti di tipo stuck-at: principi di base sul collaudo nei confronti di guasti di tipo stuck-at. Equivalenza di guasti e Fault Collapsing. Principali meccanismi di guasto. Dominanza di guasti e Fault Collapsing. Guasti di tipo stuck-open: possibile collaudo. Guasti di tipo stuck-on: possibile collaudo. Guasti di tipo bridging resistivo, delay, crosstalk e transitori: possibile collaudo. Automatic Test Pattern Generation (ATPG). Definizione. Algebre per ATPG. Algoritmi esaustivi. Algoritmi random. Path Sensitization. Test delle memorie e algoritmi di March Test.

Tecniche di progettazione orientata al collaudo (DFT).

Introduzione. Metodi ad-hoc e metodi strutturali. Full-scan. Boundary scan. Built-in-self-test (BIST).

Affidabilità e tolleranza ai guasti.

Introduzione: applicazioni, motivazioni.

Metodi per la valutazione della affidabilità di un sistema.

Reliability block diagram. Fault Tree Analysis. Markov chains.

Tecniche di progettazione Fault Tolerant.

Ridondanza Modulare. On-line testing e recovery: duplicazione e confronto; progettazione self-checking. Progettazione self-checking: proprietà circuiti self-checking, ipotesi di guasto, progetto di blocchi funzionali self-checking, progetto di checker.

Codici a rilevazione e correzione di errore.

Codici a rivelazione d'errore (codici di Berger e relativi checker; codici di parità e relativi checker; codice two-rail e relativi checker; codice m-out- of-n e relativi checker). Recovery: rollback and retry; tecniche riconfigurazione. Codici a correzione d'errore: codici lineari di parità; circuiti di codifica e decodifica.

Lezioni 2023-24

Il corso si tiene nel primo semestre.
L'orario e le aule delle lezioni sono di seguito visualizzati. Sono tuttavia da considerarsi provvisori fino all'inizio delle lezioni.
Con T (Telematica) è indicata un'aula virtuale.

	Lun	Gio
8.30 - 9.15
9.30 - 10.15		Aula 8
10.30 - 11.15		Aula 8
11.30 - 12.15	Aula 12	Aula 8
12.30 - 13.15	Aula 12	Aula 8
14.00 - 14.45
15.00 - 15.45
16.00 - 16.45
17.00 - 17.45
18.00 - 18.45

Poiché il corso è fruito da un altro, l'orario si riferisce a quest'ultimo (con numero maggiore di CFU). Contattare il docente per avere informazioni sull'organizzazione didattica.

Statistiche

Questa sezione riassume le statistiche relative alle votazioni di profitto ottenute dagli studenti dall'anno accademico 2010-11 ad oggi. I dati sono aggiornati frequentemente, ma non in tempo reale. Essi si riferiscono comunque soltanto agli esami sostenuti da studenti iscritti al Corso di Laurea o Laurea Magistrale in Ingegneria Elettronica.
Nel calcolo sono inclusi gli esami dello stesso corso con diverso codice.
Il 30 e lode è considerato come 31 nel calcolo della media e dello scarto quadratico medio.

Statistica	Valore
Numero esami	35
Voto minimo	19
Voto massimo	30
Media dei voti	27,28
Scarto dei voti	2,60

Media votazioni per anno accademico