Corso di
AFFIDABILITÀ DI COMPONENTI E SISTEMI VLSI

Scheda

Docente

Programma

Introduzione al collaudo di circuiti e sistemi elettronici digitali.

Definizioni e motivazioni. Collocazione all'interno del processo di realizzazione di chip VLSI. Resa del processo e costo di produzione di un circuito integrato. Principali meccanismi di guasto. Copertura di guasti ed efficienza del collaudo. Modelli di guasto. Guasti di tipo stuck-at: principi di base sul collaudo nei confronti di guasti di tipo stuck-at. Equivalenza di guasti e Fault Collapsing. Principali meccanismi di guasto. Dominanza di guasti e Fault Collapsing. Guasti di tipo stuck-open: possibile collaudo. Guasti di tipo stuck-on: possibile collaudo. Guasti di tipo bridging resistivo, delay, crosstalk e transitori: possibile collaudo. Automatic Test Pattern Generation (ATPG). Definizione. Algebre per ATPG. Algoritmi esaustivi. Algoritmi random. Path Sensitization. Test delle memorie e algoritmi di March Test.

Tecniche di progettazione orientata al collaudo (DFT).

Introduzione. Metodi ad-hoc e metodi strutturali. Full-scan. Boundary scan. Built-in-self-test (BIST).

Affidabilità e tolleranza ai guasti.

Introduzione: applicazioni, motivazioni.

Metodi per la valutazione della affidabilità di un sistema.

Reliability block diagram. Fault Tree Analysis. Markov chains.

Tecniche di progettazione Fault Tolerant.

Ridondanza Modulare. On-line testing e recovery: duplicazione e confronto; progettazione self-checking. Progettazione self-checking: proprietà circuiti self-checking, ipotesi di guasto, progetto di blocchi funzionali self-checking, progetto di checker.

Codici a rilevazione e correzione di errore.

Codici a rivelazione d'errore (codici di Berger e relativi checker; codici di parità e relativi checker; codice two-rail e relativi checker; codice m-out- of-n e relativi checker). Recovery: rollback and retry; tecniche riconfigurazione. Codici a correzione d'errore: codici lineari di parità; circuiti di codifica e decodifica.

Lezioni 2025-26

Statistiche